• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990013145A1
    申请号:PCT/JP1990/000523
    申请日:1990-04-23
    公开日:1990-11-01
    发明作者:Katsujiro Arai
    申请人:Matsushita Electronics Corporation；
    IPC主号:H01L27-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] 半導体装置及びそ の製造方法
    [0004] 技術分野
    [0005] 本発明 は 、 半導体装置及 びそ の製造方法 に 関す る も の で あ 背景技術
    [0006] 近年、 M O S L S I の高機能化を図 る た め に、 既存の機能素 子を 1 チ ッ プ上に形成す る方法が開発さ れて い る 。 1 チ ッ プマ イ ク 口 コ ン ピ ュ ー タ （以下、 マ イ コ ン と 称す） の高機能化を図 る た め に、 マ イ コ ン と 同時に E P R O M (紫外線消去型電気的 書 き込み可能不揮発性 R A M ) の よ う な不揮発性記憶素子を、 1 チ ッ プ上に形成 さ れて い る 。
    [0007] E P R O M は P 型 シ リ コ ン基板に、 N チ ヤ ネ ノレ M O S ト ラ ン ジ ス タ で形成 さ れる 。 一方、 マ イ コ ン は N型 シ リ コ ン基板に相 捕型 （ C omplimentary) M O S (以下、 C M O S と 称す） で構 成 さ れて い る 。 こ の た め マ イ コ ン に E P R O M を搭載す る の に 、 マ イ コ ン 回路 と 製造工程を適時変更す る こ と が必要で あ る o
    [0008] 第 8 図に、 P型シ リ コ ン基板に C M O S で構成 した E P R O M と C M O S の マ イ コ ン を 1 チ ッ プ上に形成 し た場合の素子の断 面図を示す。
    [0009] P 型 シ リ コ ン基板 1 上に P 型不純物層 と 、 P 型不純物層 2 と 隣接 し て N型不純物層 3 ， 4 が形成 さ れて い る 。 C M O S 回路 を構成す る N チ ャ ネ ル ト ラ ン ジ ス タ 5 は 、 P 型不純物層 2 に形 成さ れ る 。 P チ ャ ネ ル ト ラ ン ジ ス タ 6 ， 7 は N型不純物層 3 ， 4 に形成 さ れ る。 E P R O M 8 は、 高速性を上げる た め に P 型 シ リ コ ン基板 に直接形成さ れる 。
    [0010] E P R O Mで は 、 電源電圧 （ 5 V ) と書き込み電圧 （ 1 2. 5 V ) の 2 種類の電圧が印加さ れる 。 P チ ャ ネ ル ト ラ ン ジ ス タ 6 に は 、 E P R O M に 5 V の電圧を印加す る駆動回路を形成 し、 P チ ャ ネ ル ト ラ ン ジ ス タ 7 に は 、 E P R O M に 1 2. 5 V の書 き込み電圧を印加す る 駆動回路を形成す る 。
    [0011] の時、 N型不純物層 3 , 4 の間に P 型不純物層 2 が形成 さ れて い る。 こ の た め 電圧 の値が異な る N型不純物層 3 と 4 は電 気的に分離さ れる 。 P 型 シ リ コ ン基板 1 ， P 型不純物層 2 及 び N チ ャ ネ ル ト ラ ン ジ ス タ 5 の ソ ー ス は 、 電気的 に導通 し て い る た め接地電位 に な る 。 こ の よ う に 、 P 型 シ リ コ ン基板 1 に E P R O M搭載の マ イ コ ンを形成す る場合、 N チ ャ ネ ル ト ラ ン ジ ス タ 5 の ソ ー ス と P 型不純物層 2 は、 全て接地電位に な っ て い る o
    [0012] 以上の よ う に、 マ イ コ ン本体に特殊な機能回路を持た な い マ ィ コ ン では、 シ リ コ ン基板を変更す る こ と で、 マ イ コ ン回路に E P R 0 Mを問題な く 搭載す る こ と がで き る 。
    [0013] さ ら に、 第 8 図に示 した素子の構成を よ り 詳細 に説明す る た ψに、 第 ^ 図に素子の斜面図を示す。
    [0014] 第 9 図において、 ス ク ラ イ ブ ラ イ ン と な る P 型不純物層 2 0 で囲ま れた領域内 に、 N チ ャ ネ ル ト ラ ン ジ ス タ 5 を作 り 込む P 型不純物層 2 が形成 さ れ る 。 ま た 、 P チ ャ ネ ル ト ラ ン ジ ス タ 6 , 7 を作 り 込む N型不純物曆 3 , 4 が形成 さ れ、 E P R O M 8 は P 型 シ リ コ ン基板 1 表面 に形成 し て あ る 。 こ こ で は
    [0015] E P R O M 8 を駆動 さ せ る 電圧 5 V を供給す る P チ ャ ネ ル ト ラ ン ジ ス タ 6 と 、 書 き 込み電圧 1 2 . 5 V を供給 す る P チ ャ ネ ル ト ラ ン ジ ス タ 7 の間 に両 N型不純物層 3 , 4 を電気的 に 分離す る P 型不純物層 2 が存在 し て い る 。
    [0016] こ の よ う な 、 従来の素子で は、 C M O S 回路 に お い て P 型不 純物層 2 の電位を独立 に制御 し な け ればな ら な い 。 P 型不純物 層 2 の電位を独立 に制御で き な け ればア ナ 口 グ回路 は動作 し な い。 こ の た め 、 C M 0 S 回路は P 型不純物層 2 を独立 に制御 し て用 い る た め に は、 N型 シ リ コ ン基板 1 に作 ら な け れば な ら な い 。 こ の こ と は 、 N型 シ リ コ ン基板 1 に C M O S を形成 す る と N型不純物層 3 , 4 に形成 さ れた P チ ャ ネ ル ト ラ ン ジ ス タ 6 ， 7 は シ リ コ ン基板 と 共通電位 と な る の に対 し て P 型不純物層 2 に形成 さ れた N チ ャ ネ ル ト ラ ン ジ ス タ 5 は N型 シ リ コ ン基板 1 と 関係 な く 独立 に電圧 を印加で き る 。
    [0017] し か し 、 マ イ コ ン本体に M O S ア ナ ロ グ回路が形成 さ れ る 場 合、 シ リ コ ン基板を変更す る と 、 ア ナ ロ グ回路を設計 し 直 さ な ければ な ら ず、 回路設計変更 に伴 う 機能低下が起 こ る 。
    [0018] 第 1 0 図 に 、 マ イ コ ン 本体 に M O S ア ナ ロ グ回路 の A Z D ( ア ナ ロ グ / デ ジ タ ル） コ ン パ ー タ 回路を構成す る オ ペ ア ン プ を搭載 し た 時の、 素子の断面図を示す。
    [0019] N型 シ リ コ ン基板 1 0 上に 、 P 型不純物層 1 1 ， 1 2 を形成 す る 。 ま た、 P 型不純物層 1 1 ， 1 2 に 隣接 し て N 型不純物層 1 3 が形成 さ れて い る 。 オ ペ ア ン プ部 の N チ ャ ネ ル ト ラ ン ジ ス タ 1 4 は P 型不純物層 1 1 に形成 さ れ る 。 そ れ以外の N チ ヤ ネ ル ト ラ ン ジ ス タ 1 5 と P チ ヤ ネ ソレ ト ラ ン ジ ス タ 1 6 は 、 そ れ ぞ れ P 型不純物層 1 2 と N型不純物層 1 3 に形成 さ れて い る 。
    [0020] N チ ャ ネ ル ト ラ ン ジ ス タ 1 4 は、 ソ ー ス と な る N型高濃度不 純物層 1 7 と P 型高濃度不純物層 1 8 が接触 し て い る 。 こ の た め 、 N チ ャ ネ ル ト ラ ン ジ ス タ 1 4 の ソ ー ス で の ソ ー ス 電位が常 に P 型不純物層 1 1 の電位 と 一致す る よ う に な っ て い る 。 こ の よ う に し て、 ソ ー ス 部 の電位が変動 し て も パ ッ ク パイ ァ ス効果 を抑え る よ う に動作す る 。
    [0021] も し 、 の よ う な機能回路を持つ マ イ コ ン を E P R O M と 1 チ ッ プ上 fc形成す る た め に、 P 型 シ リ コ ン基板を 用 い る と す る と 、 P 型 シ リ コ ン基板 と 同電位 に な る ソ ー ス を N チ ャ ネ ル ト ラ ：ン ジ ス タ は持 っ て い る た め、 P 型不純物層は全て シ リ コ ン基板 の接地電位に固定さ れ る 。 こ の た め N チ ャ ネ ル ト ラ ン ジ ス タ は 動. し な く な る 。 N型 シ リ コ ン基板 に形成 さ れた P 型不純物層 の特長を生か し て設計 さ れた M O S ア ナ ロ グ回路 は P 型 シ リ コ ン基板 で は、 全 く そ の機能を果た さ な く な る 。
    [0022] こ の よ う な問題を解決す る た め に 、 通常 N チ ャ ネ ル ト ラ ン ジ ス タ の ソ ー ス と P 型 シ リ コ ン基板 と を電気的 に 断線 さ せ て 、 パ ッ ク バ イ ア ス効果が生 じ た状態の ま ま で、 回路動作 さ せ る 。 し か し 、 パ ツ ク パイ ァ ス効果が生 じ た状態で は ア ナ 口 グ回路の 特性は顕著 に劣化す る 。
    [0023] す な わ ち 、 マ イ コ ン本体 に M O S ア ナ ロ グ回路 の よ う な機能 素子が形成 さ れた回路を、 不揮発性記憶素子 と 1 チ ッ プ上 に形 成す る た め に、 N型 シ リ コ ン基板を用 い る と ア ナ ロ グ回路の N チ ャ ネ ル ト ラ ン ジ ス 夕 の ソ ー ス部 に接触 し て N型高濃度不純物 層 と P 型高濃度不純物層を形成 さ せ て、 ノ ー ス 電圧 を P 型不純 物層 の電位 と 一致す る よ う に し て、 パ ッ ク パ イ ァ ス 効果が生 じ な い よ う に し て い る 。
    [0024] し か し 、 E P R O Mを N型 シ リ コ ン基板 に形成す る と き 、 P 型不純物層 に E P R O M'が形成 さ れ る 。 E P R O Mを駆動す る の に 、 P チ ャ ネ ル ト ラ ン ジ ス タ は 、 駆動電圧 5 V と 書 き 込み電 圧 1 2. 5 V を供給す る 。 こ の 時、 書 き 込 み時 に 発生 す る 基板 電流 は P 型不純物 層 内 に 蓄積 さ れ、 書 き 込 み 不良 を生 じ さ せ る 。 こ の よ う に、 基板電流を P 型不純物層内 に蓄積 し な い よ う に、 P 型 シ リ コ ン基板 を用 い た場合 に は 、 E P R 0 Mは 問題 な く 動作す る 。
    [0025] 一方、 ア ナ ロ グ回路は、 P 型不純物層 と ソ ー ス の電位 を 同電 位 に し て い る た め、 全 く 動作 し な い。 こ の た め、 ソ ー ス と P 型 シ リ コ ン基板を電気的 に分離 し て用 い る と 、 パ ッ ク パイ ァ ス 効 果が生 じ ア ナ ロ グ回路の特性が劣化す る と 言 う 問題点が あ る 。
    [0026] 本発明 の 目 的 は、 上述 し た よ う に、 E P R O M の書 き 込 み不 良を生 じ ず、 ま た、 ア ナ ロ グ回路の特性が劣化 し な い不揮発性 記憶素子 と 機能素子を持つ マ イ コ ン を 同一 チ ッ プ上 に形成す る 半導体装置お よ びそ の製造方法を提供す る も の で あ る 。
    [0027] 発明 の開示
    [0028] 本発明 は上記問題点 を解決す る こ と の で き る 半導体装置 と そ の製造方法を提供す る こ と を 目 的 と す る も の で 、 一導電型の半 導体基板 と 、 前記半導体基板上に形成 さ れ た前記半導体基板 と 逆導電型の ヱ ピ タ キ シ ャ ル層 と 、 前記 ヱ ピ タ キ シ ャ ル層 に前記 半導体基板 に到達す る 第 1 の不純物層 と 、 前記第 1 の不純物層 で 囲 ま れた 前記第 1 の 不純物層 と 逆導電型 の 第 2 の 不純物層 と 、 前記第 1 の不純物層 と 離れて形成 さ れた第 3 の不純物層を 備え て い る 。 ま た、 一導電型の半導体基板上 に 、 前記半導体基 板 と 逆導電型の ヱ ピ タ キ シ ャ ル層を形成す る 工程 と 、 前記ェ ピ タ キ シ ャ ル層上に絶縁膜を形成す る 工程 と 、 前記絶縁膜の所定 領域を所定の膜厚に す る工程 と 、 前記所定領域の前記ェ ピ タ キ シ ャ ル層中 に 、 前記半導体基板 に達す る 深 さ の前記半導体基板 と 同導電型の第 1 の不純物層を形成す る 工程を備え、 前記第 1 の不純物層 と 逆導電型の第 2 の不純物層が少な く と も 存在 し て い る 。
    [0029] 以上の構成 に よ り 、 シ リ コ ン基板 に達す る 深い不純物層 と 、 そ の不純物層 に よ つ て囲ま れた ヱ ピ タ キ シ ャ ル層領域上 に形成 さ れ る C M O S 回路や機能素子は、 実質的 に ェ ピ タ キ シ ャ ル層 の な い シ リ コ ン基板上 に形成 さ れた も の と 等価に な る 。
    [0030] ま た、 シ リ コ ン基板 に達 し な い不純物層 と ェ ピ タ キ シ ャ ル層 領域上 に形成 ざれ る C M O S 回路や機能素子は シ リ コ ン基板 と 電気的 に独立 さ せ る こ と で、 実質的 に ェ ピ タ キ シ ャ ル層を基板 と し た場合 と 等価 に な る 。
    [0031] 以上の よ う に、 シ リ コ ン基板 と 逆導電型の ェ ピ タ キ シ ャ ル層 を用 い る こ と で、 そ れぞれ複数の機能素子を同時 に形成す る こ と がで き る 。
    [0032] ま た 、 形成 し た E P R O M の書 き 込み不良の発生を防止 し 、 ァ ナ 口 グ回路 の パ ッ ク パイ ァ ス に よ る 特性劣化を防 ぐ こ と がで き る 。
    [0033] 図面の 簡単な説明 第 1 図は従来の技術を説明す る素子断面図、 第 2 図 は従来の 技術を説明 す る素子斜視図、 第 3 図は従来の技術を説明 す る 素 子断面図、 第 4 図は本発明の第 1 の実施例を説明 す る た め の素 子斜視図、 第 5 図は本発明の第 1 の実施例 と 第 2 の実施例を説 明す る た め の素子平面図、 第 6 図は本実施例の素子の リ 一 ク 耐 圧を示す図、 第 7 図は本実施例の E P R O Mの書 き 込み特性を 示す図、 第 8 図は本実施例の ゲ ー ト 寸法に対す る 相互 コ ン ダ ク E E P R O M タ ン ス及び し き い値の関係を示す図、 第 9 図は ァ ナ ロ グ回路 と ， ス タ テ ィ ッ ク R A M ま た は ダイ ナ ミ ッ ク R A M を同一チ ッ プ に形成 し た素子の断面図、 第 1 0 図 は本発明 の素 子の製造方法を説明す る工程断面図であ る 。
    [0034] 発明 を実施す る た め の最良の形態
    [0035] 第 4 図に本発明の第 1 の実施例を詳細 に説明す る た め の素子 斜視図を示す。
    [0036] 第 4 図に おいて半導体基板 と して用 いた P 型 （ 1 0 0 ) シ リ コ ン基板 1 0 1 上に N型の ヱ ピ タ キ シ ャ ル層 1 0 2 が形成 さ れ て い る 。 こ の時の、 シ リ コ ン基板 1 0 1 中の ボ ロ ン の不純物濃 度は約 2 x 1 0 15ノ 01？ の も の を用 い、 ェ ピ タ キ シ ャ ル層 1 0 2 は膜厚が約 8 fi mで、 リ ン の不純物濃度が 2 1 Ο , αί の も の を用 い て い る 。
    [0037] 次に ェ ピ タ キ シ ャ ル層 1 0 2 に は、 選択的 に ポ ロ ン を注入 し て形成 し た深 い Ρ 型不純物層 1 0 3 , 1 0 4 ， 1 0 5 が形成 さ れて い る 。 こ の Ρ 型不純物層 1 0 3 ， 1 0 4 , 1 0 5 の深 さ は ェ ピ タ キ シ ャ ル層 1 0 2 の 膜厚 と 等 し い か あ る い は ェ ピ タ キ シ ャ ル層 1 0 2 の深さ よ り 深 く 設定 し て あ る 。 こ の た め Ρ 型不 純物層 1 0 3 1 0 4 , 1 0 5 は シ リ コ ン基板 1 0 1 と 導通 し シ リ コ ン基板 1 0 1 の電位 と 同電位 に な っ て い る 。 不純物層 1 0 3 ， 1 0 4 , 1 0 5 及びそ れ ら の不純物領域間に は紫外線 消去型電気的書き込み R 0 M装置 （ E nable P rogrammable R O M ： 以下、 E P R O M と 呼ぶ） 回路を含む C M O S
    [0038] ( Compliment— M O S ) 口 ジ ッ ク 回路を形成 し て い る 。
    [0039] ま た、 P型不純物層 1 0 3 ， 1 0 4 , 1 0 5 に E P R O Mを 含む C M O S σ ジ ッ ク 回路を形成す る と 同時に ア ナ 口 グ回路を 形成す る ト ラ ン ジ ス タ を ェ ピ タ キ シ ャ ル層 1 0 2 に形成 し て い る 。 さ ら に C Μ 0 S ロ ジ ッ ク 回路 と ア ナ ロ グ回路を形成 し た領 域の外輪を囲むよ う に深い Ρ型不純物層 1 0 9 が形成 さ れて い 。
    [0040] こ の Ρ型不純物層 1 0 9 の 深 さ は 、 Ρ 型不純物層 1 0 3 , 1 0 4 , 1 0 5 と 同様に シ リ コ ン基板 1 0 1 に到達す る 深 さ に ま で形成 し て い る 。
    [0041] E P R O Mは、 デー タ の書き込み時に比較的高電圧
    [0042] (約 1 2. 5 V ) が印加 さ れ る 。 こ の よ う な睿 き 込み状態で は P型不純物層 1 0 3 内 に多量の基板電流を発生 さ せ る 。 基板電 流が発生す る と P型不純物層 1 0 3 内 に電位勾配が生 じ る 。 こ の電位勾配の電位差が大き い と 、 書き込みの た め に用 い ら れる ホ ッ ト キ ャ リ ア が発生す る確率が低 く な る 。 ホ ッ ト キ ャ リ ア の 発生確率が低 く な る と E P R 0 Mへの書き込みが不十分な状態 に な る 。 こ の た め基板電流を シ リ コ ン基板 1 0 1 を通 じ て接地 へ流す こ と が必要であ る 。
    [0043] E P R O Mを P型不純物層中 に作 り 込む場合 に は、 基板電流 を基板か ら 逃が さ な い と 書 き 込み不良が発生す る 誘因 に な る 。 従 っ て E P R O Mは P 型 シ リ コ ン基板 に形成す る こ と が よ い 。
    [0044] ま た 、 深 い P 型不純物層 1 0 3 と P 型不純物層 1 0 4 の間及 び、 P 型不純物層 1 0 4 と P 型不純物層 1 0 5 の 間 に そ れぞれ N型不純物層 1 1 0 , 1 1 1 を形成 し て あ る 。 さ ら に ア ナ ロ グ 回路の P チ ャ ネ ル ト ラ ン ジ ス タ を形成す る 領域で あ る N型不純 物層 1 0 7 は リ ン を イ オ ン 注入 す る こ と に よ っ て 形成 し て あ o
    [0045] こ の N型不純物層 1 0 7 , 1 1 1 に は、 E P R O Mを駆動 し た り 、 ア ナ ロ グ回路を動作 さ せ る た め に約 5 V程度の電圧 を発 生す る P チ ャ ネ ル ト ラ ン ジ ス タ を形成す る 。 こ の よ う な N型不 純物層 1 0 7 ， 1 1 1 に形成 し た ト ラ ン ジ ス タ で は発生 さ せ る 電圧 が低 い た め 基板電流 は 発生 し な い 。 ま た 、 N 型不純物層 1 0 7 , 1 1 1 の深 さ は シ リ コ ン基板 1 0 1 に到達 し な い よ う に し て お く 。 なぜ な ら 、 N型不純物層 1 0 7， 1 1 1 と P 型 シ リ コ ン 基板 1 0 1 が接す る と 、 両者の接触面 に空乏層が発生 し シ リ コ ン基板 1 0 1 と N型不純物層 1 0 7， 1 1 1 を分離す る こ と がで き る 。 し か し 、 こ こ で は シ リ コ ン 基板 1 0 1 の P 型濃 度の絶対量が ェ ピ タ キ シ ャ ル層 1 0 2 の N型濃度の絶対量よ り 低い た め分離耐圧が低 く な つ て し ま う 。 こ こ で は 、 N型不純物 層 1 0 7 , 1 1 1 を ェ ピ タ キ シ ャ ル層 1 0 2 に 形成 し て い る が、 実際に は後の他の実施例で述べる がェ ピ タ キ シ ャ ル層 1 0 2 の N型濃度を N型不純物層 1 0 7 , 1 1 1 と 同程度 に し て お く と N型不純物層 1 0 7 , 1 1 1 を あ え て作 る 必要 は な い 。
    [0046] さ ら に、 ボ ロ ン の イ オ ン注入 に よ っ て N型不純物層 1 0 7 を 挟ん で両側 に P 型不純物層 1 0 6 ， 1 0 8 が形成 さ れて い る 。 こ の P 型不純物層 1 0 6 , 1 0 8 は N型不純物層 1 0 7 と で ァ ナ ロ グ回路を構成 し て い る 。 ま た、 こ こ で は深 い P 型不純物層 1 0 3 と ア ナ ロ グ回路を形成 し た P 型不純物層 1 0 8 は接触 し て お ら ず、 両不純物層間に ェ ピ タ キ シ ャ ル層 1 0 2 が挟 ま っ た 形 に形成 さ れて い る が、 両不純物層 は接 し て い て も よ い 。
    [0047] た だ し 、 P 型不純物層 1 0 3 と 1 0 8 が接触 し て い る と 、 以 下の理由 で、 P 型不純物層 1 0 8 に ア ナ 口 グ回路を形成で き な い。 す な わ ち 、 両方の P型不純物層 1 0 3 と 1 0 8 が接触す る と 、 P 型不純物層 1 0 8 は P 型不純物層 1 0 3 及 び P 型 シ リ コ ン基板 1 0 1 と 同電位に な る 。 こ の た め 、 P 型不純物層 1 0 8 に形成さ れた ア ナ ロ グ回路 は、 シ リ コ ン基板 1 0 1 内 に あ る P 型不純物層 1 0 3 ， 1 0 4 , 1 0 5 ， 1 0 8 が全て接地 さ れて 基板電圧 と な っ て い る 。 こ の た め 、 ア ナ ロ グ回路の電圧 を制御 す る こ と がで き な く な り 、 正常な回路動作を し な く な る 。
    [0048] 不純物層 1 0 3 ， 1 0 4 , 1 0 5 を シ リ コ ン基板 1 0 1 と 導 通 し て用 い る こ と で不純物層 1 0 3 ， 1 0 4 ， 1 0 5 の 各々 の 間 に 形成 さ れ た 、 N 型不純物層 1 1 0 ， 1 1 1 に 形成 さ れ た E P R O M回路の電圧を供給す る ト ラ ン ジ ス タ を、 そ れぞれ独 立 に別電圧 に し て用 い る こ と がで き る 。 す な わ ち 、 E P R 0 M は動作電圧 と し て 5 V の電源 と 、 ア ド レ ス 指定用 の書 き 込み電 圧 に 1 2. 5 V の電源が必要で あ る 。 E P R O M の デ ー タ の 書 き 込み時に、 比較的，高電圧 （約 1 2. 5 V ) が印加 さ れて書 き 込 み状態 と な る 。 こ の よ う な書き込み状態では シ リ コ ン基板 1 0 1 内 に多量の基板電流を発生 さ せ る 。 基板電流が発生 し て も 深 い P型不純物層 1 0 3 , 1 0 4 , 1 0 5 は シ リ コ ン基板 1 0 1 と 導通 し て い る た め、 基板電流 は シ リ コ ン基板 1 0 1 を通 し て接 地へ流れ る た め素子特性を劣化す る こ と は な い。
    [0049] シ リ コ ン基板 1 0 1 に達す る 深 い 不純物層 1 0 3 ， 1 0 4 , 1 0 5 に形成 さ れた回路は、 不純物層 1 0 3 ， 1 0 4 , 1 0 5 を通 し て シ リ コ ン基板 1 0 1 と 電気的 に結ばれて い る 。 こ の た め実質的 に ェ ピ タ キ シ ャ ル層 1 0 2 を持た な い P 型 シ リ コ ン基 板 1 0 1 上 に形成 さ れた場合 と 等価な も の と な る 。
    [0050] ま た、 シ リ コ ン基板 1 0 1 に達 し な い不純物層 1 0 6 , 1 0 7 , 1 0 8 ， 1 1 0 , 1 1 1 及 び ェ ピ タ キ シ ャ ル層 1 0 2 上 に形成 さ れた 回路は シ リ コ ン基板 1 0 1 と 電気的 に独立 さ れ る こ と と な り 、 実質的 に ェ ピ タ キ シ ャ ル層 1 0 2 を基板 と し て形成 さ れ た場合 と 等価な も の に な る 。
    [0051] こ の よ う な配置で形成さ れた不純物層 1 0 3， 1 0 4， 1 0 5， 1 0 6 , 1 0 7 , 1 0 8 , 1 1 0 ， 1 1 1 内で、 P 型の不純物 層 1 0 4 , 1 0 6 , 1 0 8 に は ド レ イ ン お よ び ソ ー ス が N型で あ る 2 つ の拡散層 と 、 1 対の ゲ ー ト 酸化膜 と ゲ ー ト 電極 を持つ N チ ャ ネ ル ト ラ ン ジ ス 夕 が作 り 込 ま れて い る 。
    [0052] ま た 、 N型の不純物層 1 0 7 , 1 1 0 ， 1 1 1 内 に は 、 ド レ イ ン お よ び ソ ー ス が P 型で あ る 2 つ の高濃度拡散層 と 、 1 対の ゲ ー ト 酸化膜 と ゲー ト 電極を持つ P チ ャ ネ ル ト ラ ン ジ ス タ が作 り 込 ま れて い る 。
    [0053] さ ら に 、 深 い P 型の不純物層 1 0 3 内 に は、 ド レ イ ン お よ び ソ ー ス が N型で あ る 2 つ の高濃度拡散層 と 、 1 対の ゲ ー ト 酸化 膜 と ゲ ー ト 電極 と E P R O M と し て動作 さ せ る た め に電荷蓄積 を行 う た め の電極 （ フ ロ ー テ ィ ン グ ） と 絶縁膜を持 っ た N チ ヤ ネ ル E P R 0 Mが作 り 込 ま れて い る 。
    [0054] 従来の C M O S ア ナ ロ グ回路で は、 P 型不純物層 に形成 さ れ た ト ラ ン ジ ス タ の電位 を各々 制御す る こ と に よ っ て安定 し た ァ ナ ロ グ特性を得て い る 。 こ の た め ア ナ ロ グ回路の形成 に は N型 シ リ コ ン碁扳を用 い る 必要があ る 。 す な わ ち 、 N型 シ リ コ ン基 板 に は C M O S 回路を形成す る と 、 N型不純物層領域 に形成 さ れた ト ラ ン ジ ス タ は シ リ コ ン基板 と 共通電位 と な る 。 一方、 P 型不純物層領域に形成 さ れた ト ラ ン ジ ス タ は動作時に各 々 の P 型不純物層が電気的 に分離 さ れ る 。 従 っ て、 N型 シ リ コ ン基板 に形成 さ れた P 型不純物層領域は電気的 に 分離 さ れ ア ナ ロ グ回 路は P 型不純物層領域の電位を独立 し て使用 で き る 。
    [0055] E P R O Mを形成す る た め に P 型 シ リ コ ン基板 1 0 1 を用 い る と 、 P 型不純物層 1 0 3 , 1 0 4 , 1 0 5 は全て接地電位 に な る 。 こ の た め P型 シ リ コ ン基板 に ア ナ ロ グ回路 を形成す る と シ リ コ ン基板 1 0 1 内 に あ る P 型不純物層領域 に形成 さ れた ト ラ ン ジ ス タ の電位を独立 に使用 で き な く な る た め 、 正常 な回路 動作を し な く な る 。
    [0056] 第 1 の実施例の構造を持つ素子で は シ リ コ ン基板 1 0 1 に達 す る 深 い P 型不純物層 1 0 3 ， 1 0 4 , 1 0 5 に 形成 さ れた 卜 ラ ン ジ ス タ の電位は不純物層 1 0 3 ， 1 0 4 , 1 0 5 を通 し て シ リ コ ン基板 1 0 1 と 導通 し て い る 。 こ の た め実質的 に ェ ピ タ キ シ ャ ル層 1 0 2 を持た な い P 型 シ リ コ ン 基板 1 0 1 上 に形成 さ れた場合と 等俩¾も の と な る 。 ま た、 シ リ コ ン 基板 1 に達 し な い不純物層 1 0 6 , 1 0 7 , 1 0 8 , 1 1 0 ， 1 1 1 に形成 さ れた C M O S マ イ コ ン回路の電圧 は シ リ コ ン基板 1 0 1 と 電 気的に独立に制御で き る 。 実質的に は ェ ピ タ キ シ ャ ル層 1 0 2 を基板 と し て形成 さ れた場合 と 等価な も の に な る 。 こ の た め素 子配置の 自 由度が高 く な り 集積度を上げる こ と が で き る 。
    [0057] こ こ で は深 い P 型不純物層 1 0 3 に E P R O Mを形成 し た が、 深 い P型不純物層 1 0 4 ま た は 1 0 5 に形成 し て も よ い。
    [0058] 第 5 図に第 1 の実施例を よ り 詳細 に説明す る た め に、 本発明 の素子の平面図を示す。 第 5 図（a)は本発明 の第 1 の実施例で示 し た素子の平面図、 第 5 図（b)は本発明の第 2 の実施例の素子の 平面図を示す。
    [0059] 第 5 図（a)に おいて、 P型 シ リ コ ン基板 1 0 1 上 に形成 さ れた ェ ピ タ キ シ ャ ル層 に ス ク ラ イ ブ ラ イ ン と な る P型不純物層 1 0 9 を形成す る 。 こ の時に E P R O M回路形成領域で あ る深い P型 不純物層 1 0 3 ， 1 0 4 , 1 0 5 を同時に形成す る 。 深い P型 不純物層 1 0 3 ， 1 0 4 , 1 0 5 で囲ま れた ェ ピ タ キ シ ャ ル層 1 0 2 の領域あ る い は ス ク ラ イ ブ ラ イ ン に 囲 ま れ か つ ェ ピ タ キ シ ャ ル層 1 0 2 で あ る 領域に N チ ャ ネ ル ト ラ ン ジ ス タ を作 り 込 む P型不純物層 1 0 6 ， 1 0 8 の領域 と 、 P チ ャ ネ ル ト ラ ン ジ ス タ を作 り 込む N型不純物層 1 0 7 , 1 1 0 ， 1 1 1 が形成 さ れて い る 。 E P R O Mは深い不純物層 1 0 3 に形成 し て あ る 。 こ こ で は E P R O Mを駆動す る 5 Vの電圧 を供給す る P チ ヤ ネ ル ト ラ ン ジ ス タ と 、 書 き 込み時に供給 さ れ る 1 2. 5 V の電圧 を発、生す る P チ ャ ネ ル 'ト ラ ン ジ ス タ は、 各々 深い P型不純物層 に挟 ま れた N型不純物層 1 1 0 ， 1 1 1 に 形成 し て あ る 。 ま た、 深い P型不純物層 1 0 4 に は E P R O M と 同電位 と な る N ヂ ヤ 'ネ ル ト ラ ン ジ ス タ が形成 さ れて い る 。 な お、 深 い Ρ 型不純 物層 1 0 3 ， 1 0 4 , 1 0 5 の外側 の領域 に形成 さ れた ス ク ラ ィ ブ ラ イ ン の Ρ型不純物層 1 0 9 内で、 ェ ピ タ キ シ ャ ル層 1 0 2 中 に 形成 さ れ.て い る Ν チ ャ ネ ル ト ラ ン ジ ス タ （ Ρ 型不純物層 1 0 6 , 1 0 8 ) や Ρ チ ャ ネ ル ト ラ ン ジ ス タ （ Ν型不純物層 1 0 7 ) は ア ナ ロ グ回路を形成 し て い る 。
    [0060] こ の よ う に 、 深い Ρ 型不純物層 1 0 3 ， 1 0 4 , 1 0 5 を シ リ コ ン基板 1 0 1 と 導通 し て用 い る こ と で 、 深 い Ρ型不純物層 1 0 3 ， 1 0 4 , 1 0 5 の 各 々 の 間 の Ν型不純物層 1 1 0 , 1 1 1 に形成 さ れた E P R O M回路 の電圧 を供給す る ト ラ ン ジ ス タ を各々 別電圧 に制御 し て用 い る こ と がで き る 。 E P R 0 M の デ ー タ の 書 き 込 み時 に 、 比較的高電圧 （約 1 2. 5 V ) が印 加 さ れて書 き 込み状態 と な っ た時、 P 型不純物層内 に発生す る 多量の基板電流は シ リ コ ン基板 1 0 1 を通 し て接地へ流す こ と がで き る 。
    [0061] ま た、 シ リ コ ン基板 1 に達す る深い不純物層 1 0 3 , 1 0 4 , 1 0 5 に形成さ れた ト ラ ン ジ ス タ は、 不純物層 1 0 3， 1 0 4 , 1 0 5 を通 し て シ リ コ ン基板 1 0 1 と 電気的 に結ばれて い る 。 こ の た め 、 こ れ ら の ト ラ ン ジ ス タ は ェ ピ タ キ シ ャ ル層 1 0 2 を 持た な い P型 シ リ コ ン基板 1 0 1上 に形成 さ れた場合 と 等価 な も の と な る 。 シ リ コ ン基板 1 0 1 に達 し な い不純物層及 び ェ ピ タ キ シ ャ ル層 1 0 2上 に形成 さ れた ト ラ ン ジ ス タ は シ リ コ ン基 板 1 0 1 と 電気的 に独立 し て い る 。 こ の た め ェ ピ タ キ シ ャ ル層 1 0 2 を基板 と し て形成さ れた場合 と 等価な も の に な る 。 こ の た め素子配翳の 自 由度が高 く な り 集積度を上 げ る こ と が で き る 。 第 5 図（b)は 、 N型 シ リ コ ン 基板 1 0 1上 に形成 さ れた ェ ピ タ キ シ ャ ル層 に ス ク ラ イ ブ ラ イ ン と な る P型不純物層 1 0 9 を形 成す る 。 こ の 時 に E P R O M回路形成領域で あ る 深 い P 型不純 物層 1 2 0 , 1 2 1 ， 1 2 2 を 同時 に形成す る 。
    [0062] 第 5 図（a)の 構成 と 異 な る の は 、 深 い P 型不純物層 1 2 0 に E P R O M と N チ ャ ネ ル ト ラ ン ジ ス 夕 が形成 さ れて お り 、 他の 不純物層 1 2 1 , 1 2 2 に は ト ラ ン ジ ス タ を形成 し て い な い 。 こ の よ う な構成 に で き る の は、 第 5 図（a)で述べた よ う に 、 深 い P 型不純物層に形成さ れる Nチ ャ ネ ル ト ラ ン ジ ス タ は 、 E P R O M を形成 し て い る P型不純物層 と 同電位 に し て用 い て い る 。 こ の た め 同一の深 い P型不純物層内 に形成す る こ と がで き る 。
    [0063] 深 い P型不純物層 1 2 0 , 1 2 1 , 1 2 2 で囲 ま れた ェ ピ タ キ シ ャ ノレ層 1 0 2 の領域、 あ る い は ス ク ラ イ ブ ラ イ ン に 囲 ま れ かつ ェ ピ タ キ シ ャ ル層 1 0 2 の領域 に Nチ ャ ネ ル ト ラ ン ジ ス 夕 を作 り 込む P型不純物層 1 0 6 , 1 0 8 の領域 と 、 P チ ャ ネ ル ト ラ ン ジ ス タ を作 り 込む N型不純物層 1 0 7 ， 1 1 0 ， 1 1 1 が形成 さ れて い る 。
    [0064] こ こ で は E P R O Mを駆動す る 5 Vの電圧 を供給す る P チ ヤ ネ ル 卜 ラ ン ジ ス タ と 、 書き 込み時の 1 2. 5 Vの電圧 を供給す る P チ ャ ネ ル ト ラ ン ジ ス タ は各々深い P型不純物層 1 2 0， 1 2 1 , 1 2 2 に 挟 ま れ た N型不純物層 1 1 0 ， 1 1 1 に 形成 し て あ る 。 深 い P型不純物層 1 2 0 ， 1 2 1 , 1 2 2 の 外側 の 領域 に あ る ス ク ラ イ ブ ラ イ ン の P型不純物層 1 0 9 内 の ェ ピ タ キ シ ャ ル層 1 0 2 に 形成 さ れた N チ ャ ネ ル ト ラ ン ジ ス タ （ P型不純物 層 1 0 6 ， 1 0 8 ) や P チ ャ ネ ル ト ラ ン ジ ス タ （ N型不純物層 1 0 7 ) は ア ナ ロ グ回路を形成 し て い る 。
    [0065] P型不婢物層 1 2 0 , 1 2 1 , 1 2 2 を シ リ コ ン基板 1 0 1 と 導通 し て用 い る こ と で 、 N型不純物層 1 1 0 , 1 1 1 に形成 さ れた E P R O M回路 の電圧 を供給す る ト ラ ン ジ ス タ を各々 の 電圧 を独立 に制御 し て用 い る こ と がで き る 。 E P R O Mの デー 夕 の書 き 込 み時 に比較的高電圧 （約 1 2. 5 V ) が印加 さ れ る と 、 多量 iこ基板電流が発生す る 。 し か し 、 基板電流は シ リ コ ン 基板 1 0 1 を通 し て接地へ流す こ と がで き る 。
    [0066] シ リ コ ン基板 1 0 1 に達す る 深 い不純物層 1 2 0 ， 1 2 1 , 1 2 2 に形成 さ れた ト ラ ン ジ ス タ は不純物層 1 2 0 ， 1 2 1 , 1 2 2 を通 し て シ リ コ ン基板 1 0 1 と 電気的 に結ばれて い る 。 こ の た め、 実質的 に ェ ピ タ キ シ ャ ル層 1 0 2 を持た な い P型 シ リ コ ン基板 1 0 1上 に ト ラ ン ジ ス タ が形成 さ れた場合 と 等価な も の と な る 。 ^リ コ ン基板 1 0 1 に達 し な い不純物層及 びェ ピ タ キ シ ャ ル層 1' 0 2上 に形成 さ れた ト ラ ン ジ ス タ は 、 シ リ コ ン 基板 1 0 1 と 電気的 に独立す る こ と と な り 、 実質的 に ェ ピ タ キ シ ャ ル層 1 0 2 を基板 と し て形成 さ れた場合 と 等価 な も の に な る。 こ のた め、 素子配置の 自 由度が高 く な り 集積度を上 げ る こ と がで き る 。
    [0067] こ の よ う に 第 5 図（ )の 構成 は 、 第 5 図（a)の 構成 と 比較 す る と 、 E P R O M回 路 を 構成 す る E P R O M と 同 電位 と な る N チ ネ ル ト ラ ン ジ ス タ が同一の深 い P型不純物層 1 2 0 に形成 さ れて い る 点が異な っ て い る 。 し か し 、 こ の よ う な構成上 の 違 い があ っ て も 、 第 5 図（a)の構成で生 じ る 効果 と 同様の効果が生 じ る 。 ま た、 ボ ロ ン の イ オ ン注入を用 い て、 N型不純物層 1 0 7 を 挟んだ両側 に P 型不純物層 1 0 6 ， 1 0 8 を形成す る 。 こ の不 純物層 1 0 6 , 1 0 8 は ア ナ ロ グ回路の一部を構成 して い る 。 ま た、 こ こ で も 、 深い P 型不純物層 1 2 0 と ア ナ ロ グ回路を構 成す る P 型不純物層 1 0 8 は接触 し てお ら ず、 両不純物層間に ェ ピ タ キ シ ャ ル層 1 0 2 が挟ま っ た形に形成 さ れて い る 。 し か し 、 両不純物層 1 0 2 と 1 0 8 は接 し て い て も よ い。 す な わ ち、 両方の P 型不純物層 1 2 0 と 1 0 8 が接触す る と P 型不純 物層 1 0 8 は P 型不純物層 1 2 0 及び P 型 シ リ コ ン基板 1 0 1 と 同電位に な る 。 こ の た め P 型不純物層 1 0 8 に形成 さ れた ァ ナ ロ グ回路は、 シ リ コ ン基板 1 0 1 内 に あ る P 型不純物層領域 の電位が全て接地さ れて い る た め独立に電圧を変化で き な く 正 常な回路動作を し な く な る。
    [0068] 第 6 図は、 第 5 図（a>に示さ れた素子で あ る深い P 型不純物層 1 0 3 , 1 0 4 , 1 0 5 に囲ま れた N型不純物層 1 1 0 ， 1 1 1 の耐圧特性を示す。 縦軸に耐圧の絶対値を、 横軸に N型不純物 層の幅 （ X ) を示す。
    [0069] こ れよ り N型不純物層の幅が約 3 〃 m以下に な る と 、 約 0. 1
    [0070] A の リ ー ク 電流が発生す る 耐圧 が 1 0 V 以下 に な る 。 し か し、 約 4 m以上の N型不純物層の幅があ る と 、 2 つ の電源電 圧を使用 す る の に十分な耐圧 を も っ てお り 、 E P R O Mが駆動 電圧 5 V が印加 さ れ る N型不純物層 と 、 1 2. 5 V が印加 さ れ る N型不純物層の間で は、 素子間の耐圧が影響を受 け る こ と な く 動作 せ る こ と が で き る 。
    [0071] 第 7 図 に、 第 5 図（a) に示 し た E P R O M素子の書 き込み特性 を示す。 第 7 図に示す Aは P基板上に形成 さ れた E P R O M素 子の、 B は P ゥ エ ル上に形成さ れた E P R O M素子の特性を示 す。 縦軸に書き込みす る た め の素子の し き い値電圧 （ V TM) の 変化量、 横軸に書き込みパ ル ス時間を示す。
    [0072] なお、 参考 と し て従来技術で作 ら れた P シ リ コ ン基板上 の E P R O Mの特性を並記 した。
    [0073] 書き 込み特性の評価は、 E P R O Mの し き い値電圧 （ VTM) が 6 V に達す る 時のパ ル ス 時間 に よ っ て判断 さ れ る 。 す な わ ち、 E P R O Mの し き い値電圧 （ V TM) が 6 Vで あ る と 、
    [0074] 10 E P R O Mに電源電圧 5 Vが印加 さ れて いて も E P R O Mは非 導通状態であ る。 こ の よ う に、 E P R O Mに情報を書き 込む時 に、 E P R O Mに電源電圧が印加 さ れて、 通常の Nチ ャ ネ ル ト ラ ン ジ ス 夕 と して動作 し ない よ う に してお く 。
    [0075] 第 7 図よ り 分かる よ う に P型 シ リ コ ン基板に形成さ れた
    [0076] 15 E P R O M と 、 本発明の よ う に P型ェ ピ タ キ シ ャ ル層に形成 さ れた E P R ◦ Mは、 書き込み時間が約 7 0 〃 s e c 程度で ほ ぼ.
    [0077] 遜色の な い特性が得 ら れる 。
    [0078] 第 8 図に、 ア ナ ロ グ回路を構成す る N チ ヤ ネ ノレ ト ラ ン ジ ス タ のゲー ト 寸法に対す る し き い値電圧 （ V TN) の関係 と ゲー ト 寸
    [0079] 20 法に対す る相互 コ ン ダ ク タ ン ス N Z 2 の関係を示す。
    [0080] ゲー ト 寸法に対す る し き い値電圧 （ V TN) と相互 コ ン ダ ク 夕 ン ス の関係か ら、 N チ ャ ネ ル ト ラ ン ジ ス タ の シ ョ ー ト チ ャ ネ ル 効果の大き さ を知る こ と がで き る 。
    [0081] し き い値電圧 （ V TN ) は ゲー ト 寸法が 1 . 5 m以下で急激
    [0082] 25 に低 く な り 、 シ ョ ー ト チ ャ ネ ル効果を生 じ て い る 。 同様に相互
    [0083] - ^ コ ン ダ ク タ ン ス も ま た ゲ ー ト 寸法が 1. 5 m以下で急激 に増 加 し て い る 。 こ の こ と か ら 、 N チ ャ ネ ル ト ラ ン ジ ス タ の ゲ ー ト 寸法が 1 . 6 μ m以上 の 領域で あ れ ば、 安定 し た動作 を す る こ と がわ か る 。 こ れは、 通常の N チ ャ ネ ル ト ラ ン ジ ス タ の 例 と 比 較 し た場合で も 、 全 く 遜色の な い特性が得 ら れて い る 。
    [0084] 以上 の こ と か ら 、 シ リ コ ン基板 に達す る 深い不純物層 を ェ ピ タ キ シ ャ ル層 に形成 さ れた回路は深 い不純物層を通 し て シ リ コ ン基板 と 電気的 に結ばれて い る た め実質的 に ェ ピ タ キ シ ャ ル層 を 持 た な い P 型 シ リ コ ン 基板上 に 形成 さ れ た 場合 と 等価 で あ り 、 シ リ コ ン基板 に達 し な い 不純物層及 びェ ピ タ キ シ ャ ル層上 に形成 さ れた回路 は シ リ コ ン 基板 と 電気的 に独立す る こ と と な り 、 実質的 に ェ ピ タ キ シ ャ ル層を基板 と し て形成 さ れた 場合 と 等価な も の に な っ て い る こ と が わ か る 。 さ ら に 、 こ の よ う な構 成の素子を形成す る こ と で設計上の 自 由度が高 く な る 。
    [0085] 第 9 図 に、 E P R O Mの代わ り に P 型 シ リ コ ン基板を使用 し た E E P R O M 1 2 7 (電気的消去， 電気的書 き 込み可能な不 揮発性 R O M ) 及び ス タ テ ィ ッ ク R A M 1 2 8 , ダイ ナ ミ ッ ク R A M I 2 9 を用 いて、 ア ナ ロ グ回路 と 同一チ ッ プ上 に形成 し た素子 の断面図を示す。
    [0086] P 型 シ リ コ ン基板 1 0 1、 N型ェ ピ タ キ シ ャ ル層 1 0 2 、 深 い P 型不純物層 1 0 3 ， 1 0 4， 1 0 5 、 N 型不純物層 1 0 6， 1 0 8， 1 1 0， 1 1 1 、 P 型不純物層 1 0 7 の構成は第 1 の実施例を示 し た第 1—図の も の と 同 じ で あ る 。
    [0087] 第 4 図 の構成 と 異な る の は 、 第 1 の実施例で深 い P 型不純物 層 1 0 3 に形成 さ れた E P R O Mが 、 E E P R O M 2 7 , ス タ テ ィ ッ ク R A M 2 8 , ダイ ナ ミ ッ ク R A Μ 2 9 に な っ て い る 点 で あ る 。 f
    [0088] 第 9 図（a)は 、 第 1 の実施例 の E P R O Mに E E P R O Mを登 載 し た。
    [0089] 第 9 図（b)は、 E P R O Mに ス タ テ ィ ッ ク R A Mを登載 し た。 寧 9 図（c)は、 E P R 0 Mに ダイ ナ ミ ッ ク R A Mを登載 し た。 E E P R O Mは E P R O M と 同様 に、 E E P R O Mを駆動す る ト ラ ン ジ ス タ の 電位 を 独立 し て制御 で き る こ と が必要 で あ る ^ こ の た め本実施例 の構成 に す る こ と は有効で あ る 。
    [0090] ス タ テ ィ ッ ク R A Mや ダイ ナ ミ ッ ク R A Mで は 、 素子の高密 度化 に よ っ て 、 駆動電圧 を低 く （例 え ば 2. 5 V程度） 用 い る こ と が提'案 さ れて い る 。 こ の低電圧 は、 素子に電源電圧 5 Vを 供給 し、 素子内部で降圧 し て供給 さ れ る 。 こ の た め、 1 チ ッ プ 上で別々 の電圧 を用 い る こ と がで き な ければな ら な い。 第 8 図 (b) , (c)の構成は、 1 チ ッ プ上 に降圧回路を用 い て電圧 を低 く す る よ う な構成の も の に つ い て有効で あ る 。
    [0091] 第 1 0 図 に第 1 の実施例の製造方法を説明 す る た め の工程断 面図を示す。 -
    [0092] P型 1 0 〜 1 5 Ω · αη ( 1 0 0 ) シ リ コ ン基板 1 3 0上に、 減圧 C V Dを用 い て膜厚約 1 0 mの Ν型 （ 1 0 0 ) ェ ピ タ キ シ ャ ル層 1 3 1 を形成す る 。 こ の後、 ェ ピ タ キ シ ャ ル層 1 3 1 上 に 、 熱 C V Dを用 い て膜厚 0. 6 ^ mの酸化膜 1 3 2 を形成 す る （第 1 0 図（a) ) 。
    [0093] こ の 時の ヱ ピ タ キ シ ャ ル層 1 3 1 の成長条件 は 、 ガ ス 種 に ァ ル シ ン （ A s H 2 ) と ジ ク ロ ロ シ ラ ン （ S i H 2 C £ 2 ) と 水素 ( H 2) 、 ガ ス 圧力 約 8 0 T o r r 、 成長温度約 1 0 8 0 °C、 成長時間約 2 0 分で あ る 。
    [0094] ま た、 熱酸化膜 1 3 2 の成長条件 は、 ガ ス 種 に水素 （ H 2 ) と 酸素 （ 02 ) の 混 合 ガ ス 、 ガ ス 流 量 は 混 合 ガ ス を 1 2 £ / m i n 、 成長温度約 1 0 0 0 °C、 成長時間 2 時間で あ る 。
    [0095] ェ ピ タ キ シ ャ ル層 1 3 1 の 膜厚は、 以下の工程で形成 さ れ る 素子の特性を左右す る 。 さ ら に 、 後 の工程で深 い P 型不純物層 を シ リ コ ン基板 1 3 0 ま で拡散す る の に要す る 拡散時間 で ェ ピ タ キ シ ャ ル層 1 3 1 の膜厚は決ま る 。
    [0096] 次に、 レ ジ ス ト を塗布およ びべ ー ク し て、 シ リ コ ン基板 1 3 0 に達す る 深 い P 型不純物層を形成す る 領域 の レ ジ ス ト を 、 露光 ' 現像 し て レ ジ ス ト パ タ ー ン を 形成す る （図示せ ず） 。 こ の 後、 レ ジ ス ト を マ ス ク に フ ッ 酸 と フ ツ イ匕 ア ン モ ン を含む混合溶 液を用 い て、 レ ジ ス ト 開 口部の酸化膜 1 3 2 を ゥ ヱ ッ ト エ ッ チ ン グす る 。 こ の 時、 酸化膜 1 3 2 の残膜が 0. 1 m程度 に な る よ う に エ ッ チ ン グす る か、 ま た は酸化膜 1 3 2 を完全 に 除去 後、 レ ジ ス ト を 除去 し シ リ コ ン基板 1 全面 に 約 0. 1 /z m の 酸 化膜 1 3 3 を形成す る 。 こ こ で は後者の方法を用 い た。
    [0097] 次 に 、 シ リ コ ン基板 1 3 0 中 に ボ ロ ン を イ オ ン注入す る 。 こ の 後、 ァ ニ ー ル に よ っ て 深 い P 型不純物層 1 3 4 ， 1 3 5 , 1 3 6 を形成す る 。 さ ら に残膜 し た レ ジ ス ト パ タ ー ン を エ ッ チ ン グ に よ っ て 除去す る （第 1 0 図（b) ) 。
    [0098] ポ ロ ン の イ オ ン注入 は 、 加速電圧 5 0 k e V , 注入量
    [0099] 2 1 0 1 2ノ crf で行な う 。 加速電圧 が 5 0 k e v 程度で あ れば 酸化膜 1 3 2 ， 1 3 3 の 内、 酸化膜厚が 0. 1 m の 領域で は イ オ ン は貫通 し て、 シ リ コ ン基板 1 3 0 内 に入 る 。 し か し 、 酸 化膜の膜厚が厚 い部分で は、 酸化膜 1 3 2 内 に イ オ ン注入 さ れ た ポ ロ ン は止 ま り シ リ コ ン基板 1 3 0 中 に は入 ら な い。
    [0100] ァ ニ ー ルは ィ ォ ン注入 し た ポ ロ ン を活性化 さ せ る た め に行な う 。 こ の時、 ボ ロ ン の活性化に よ っ て深い P型不純物層 1 3 4 , 1 3 5， 1 3 6 が形成さ れる。 深い P型不純物層 1 3 4 , 1 3 5 , 1 3 6 が、 ァ ニ ー ル に よ っ て シ リ コ ン基板 1 3 0 に到達 さ せ る た め に は 、 ァ ニ ー ル温度約 1 2 0 0 °C , ァ ニ ー ル時間約 2 5 時 間で ァ ニ ー ルを行な う 。
    [0101] こ こ で ボ ロ ン の イ オ ン注入の条件ゃ ァ ニ ー ル条件は、 後のェ 程で形成 さ れ る素子が所定の特性を得 る よ う に設定す る 必要が あ る 。 特 に ァ ニ ー ル条件で は不純物 の拡散深 さ 、 不純物 の分布 や素子製造の効率を決め る重要な フ ァ ク タ ー で あ る た め適切 な 値を用 い る こ と が必要で あ る 。
    [0102] す な わ ち 、 イ オ ン注入の加速電圧 を、 低加速で行な う と ィ ォ ン 注入 さ れ た イ オ ン は ェ ピ タ キ シ ャ ル層 1 3 1 表面 に 分布 す る 。 こ の た め 、 ァ ニ ー ル条件が制約を受 け る 。 ま た、 ェ ピ タ キ シ ャ ル層 1 3 1 の水平方向 への不純物の拡散が大 き く な る 。 逆 に、 高加速の イ オ ン注入で は、 ェ ピ タ キ シ ャ ル層 1 3 1 表面か ら 深い位置に不純物が局,在 し て分布す る 。 こ の た め 、 ァ ニ ー ル 後、 ヱ ピ タ キ シ ャ ル層 1 3 1 表面か ら の不純物分布が一様で な く 最後 に形成さ れ る素子の特性を劣化 さ せ る 。 こ の両者の関係 か ら 最適値 と し て加速電圧 5 0 k e V を用 い た。
    [0103] イ オ ン注入の ボ ロ ン の注入量は、 深い不純物層 1 3 4 , 1 3 5 , 1 3 6 が シ リ コ ン基板 1 3 0 と 電気的 に導通 し た状態 に す る た め に シ リ コ ン基板 1 3 0 と P型不純物層 1 3 4 , 1 3 5， 1 3 6 の界面での不純物濃度を約 1 X 1 0 1 5 / crf 以上に す る 必要があ る 。 な ぜ な ら 、 シ リ コ ン基板 1 3 0 と N型 ェ ピ タ キ シ ャ ノレ層 1 3 1 の不純物濃度の境界が、 熱処理 に よ る 不純物 の拡散 に よ っ て移動す る こ と がな い よ う にす る た め であ る 。
    [0104] イ オ ン注入， ァ ニ ー ル に よ っ て不純物濃度の分布は下記に示 さ れた式で と ま る 、
    [0105] Q (x, t ) = [Qo/ ( ） 1 2] exp (-x2/4Dt)
    [0106] D = D。 e x p (— WZ k T )
    [0107] こ こ で、 不純物の全量 Q。 ， 拡散時間 t ， 不純物の拡散 し た 距離 X , 拡散係数 D， ァ ニ ー ル温度 T， 活性化ヱ ネ ルギ ー で め 。
    [0108] こ の式か ら 分かる よ う に シ リ コ ン基板 1 3 0 界面で の不純物 濃度を一定値以上に設定す る 場合、 ァ ニ ー ル時間ゃ ァ ニ ー ル温 度を調整 し て不純物濃度を所定 の値 に ま で上 げ る こ と がで き る 。 し か し、 ァ ニ ー ル時間ゃ ァ ニ ー ル温度は不純物濃度 に対 し て逆指数関数的に増加す る 。 こ のた め、 ァ ニ ー ル条件を変え て 不純物濃度を所望の値にす る こ と は実用的 な方法では な い。 そ こ で、 ボ ロ ン の イ オ ン注入時の注入量を増や し て、 シ リ コ ン基 板 1 3 0界面での不純物濃度を所定の値以上にす る のが よ い。 し か し 、 こ の方法で も あ ま り 注入量が大き く な り す ぎる と ァ ニ ー ル を行な っ て も、 Ρ型不純物層 1 3 4 , 1 3 5 , 1 3 6 内 の 深 さ 方向への不純物濃度の変化量が大き く な る 。 こ の た め 、 後 の工程で形成 さ れる素子の特性を劣化 さ せ る誘因 と な る 。 こ の よ う な こ と を考慮 し て求め た イ オ ン 注入条件 は加速電圧 5 ひ k e V , 注入量 2 X 1 0 1 3 αί以上で あ れ ば よ い 。
    [0109] 次 に ァ ニ ー ル条件は、 イ オ ン を活性化 し 、 ェ ピ タ キ シ ャ ル層
    [0110] 1 3 1 の膜厚を十分拡散す る 温度 と 時間の設定が必要で あ る o ま た シ リ コ ン基板 1 3 0 界面で の不純物濃度が約 1 X 1 0 I 5 erf 以上 に す る 条件 と し て、 ァ ニ ー ル温度 1 2 0 0 °Cで、 2 5 時 間以上 ァ ニ ー ルす る と 十分 な拡散深 さ と シ リ コ ン基板 1 3 0 と 導通す る P 型不純物層 1 3 4 ， 1 3 5 , 1 3 6 が形成 さ れ る o ま た、 こ の よ う な条件で イ オ ン注入 と ァ ニ ー ルを行な う と 、 不純物 は熱 に よ っ て ェ ピ タ キ シ ャ ル層 1 3 1 表面 に 向か つ て拡 散 して い く 。 さ ら に、 ェ ピ タ キ シ ャ ル層 1 3 1 表面 に到達 し 、 表面よ り 不純物が抜けで る。 こ のた め、 ェ ピ タ キ シ ャ ル層 1 3 1 表面で の不純物濃度が下が る （外向拡散） 。 し か し 、 こ こ で は ェ ピ タ キ シ ャ ル層 1 3 1 表面に膜厚約 0. 1 mの酸化膜 1 3 3 が形成 さ れて い る た め シ リ コ ン基板 1 3 0 表面 の不純物濃度 は 下が る こ と は な い。-.
    [0111] ま た、 シ リ コ ン基板 1 3 0 に到達す る P 型不純物層 1 3 4 , 1 3 5 , 1 3 6 を形成す る た め の レ ジ ス ト パ タ ー ン の幅 は 、 ボ 口 ン が ェ ピ タ キ シ ャ ル層 1 3 1 の深 さ 方向 に約 1 0 拡散す る と、 同時 に、 横方向 に深 さ 方向の約 8 0 %程度、 す な わ ち 約 8 ^ πι拡散す る 。 こ の た め、 不純物の横方向 の拡散距離を考慮 し て レ ジ ス ト パ タ ー ン の幅を設定す る 必要があ る 。
    [0112] こ の後、 ェ ビ タ キ シ ャ ル層 1 3 1 上の酸化膜 1 3 2 ， 1 3 3 を全面除去す る 。 こ の後、 熱 C V D を用 い て膜厚約 0. 0 5 m の保護酸化膜 1- 3 7 を形成す る 。 次 に、 酸化膜 1 3 7 上 に減圧 C V D を用 い て ;膜厚約 0. 1 2 の窒化膜 1 3 8 を形成す る 。 - こ の後、 窒化膜 1 3 8 上 に レ ジ ス ト を塗布 . ベ ー ク し て 、 深 い P型不純物層 1 3 4 ， 1 3 5 , 1 3 6 で囲 ま れた領域内 と 、 ェ ピ タ キ シ ャ ル層 1 3 1 上で P チ ャ ネ ル ト ラ ン ジ ス タ を形成す る N型不純物層領域を露光 ' 現像 し て レ ジ ス ト パ タ ー ン を形成す る 。 こ の レ ジ ス ト パ タ ー ン を マ ス ク に し て窒化膜 1 3 8 を フ ッ 素系ガス を用 いて ド ラ イ エ ッ チ ン グ し、 ェ ピ タ キ シ ャ ル層 1 3 1 表面を露出 さ せ る 。 こ の後、 リ ン の イ オ ン 注入を行な う 。
    [0113] 次 に 、 レ ジ ス ト パ タ ー ン を除去す る 。 こ の後、 C V D を用 い て膜厚約 0. 6 mの酸化膜 1 3 9 を形成す る 。 次 に ポ ロ ン の イ オ ン 注入 を行な う （第 1 0 図（c) ) 。
    [0114] こ の 後、 リ ン イ オ ン と ボ ロ ン イ オ ン を活性ィ匕す る 目 的 で ァ ニ — ル温度 1 2 0 0 °C、 5時間の熱処理を行な う （第 1 0図（d) ) 。
    [0115] こ こ で 、 リ ン の イ オ ン注入 は 、 加速電圧 1 0 0 k e V， 注入 量約 8 X 1 0 12 Z crf で行な う 。
    [0116] こ の よ う に加速電圧 l O O k e V と 高加速 に す る と 、 ェ ピ 夕 キ シ ャ ソレ層 1 3 1 中 に注入 さ れた リ ン イ オ ン は 、 ェ ピ タ キ シ ャ ル層 1 3 1 の 内部 に深 い位置 に不純物濃度が最大 と な る 分布を 持つ 。
    [0117] こ の リ ン の イ オ ン注入 に よ っ て P チ ャ ネ ル ト ラ ン ジ ス タ が形 成 さ れ る N型不純物層 1 4 0 ， 1 4 1 , 1 4 2 を作 る 。 リ ン を イ オ ン 注入後、 膜厚約 0. 6 ^ mの 酸化膜 1 3 9 を形成 し て N 型不純物層 1 4 0 , 1 4 1 , 1 4 2上を覆 う 。 そ の後、 所定 の N型不純物層 1 4 0 , 1 4 1 ， 1 4 2 と 隣合わせ に Nチ ャ ネ ル ト ラ ン ジ ス タ を形成す る P型不純物層 1 4 3 , 1 4 4 を酸化膜 を マ ス ク に し て ポ ロ ン の イ オ ン注入 を行な う こ と で形成す る 。 通常 こ の よ う なェ舉では加速電圧 3 0 - 5 0 k e V程度で リ ン の イ オ ン注入を施 し た後、 再度 レ ジ ス ト を塗布 し て P 型不純 物層 1 4 3 , 1 4 4 を作る領域に レ ジ ス ト パ タ ー ン を形成す る が、 こ の よ う な方法では レ ジ ス ト パ タ ー ン形成時の露光の重ね 合わせの精度に よ っ て P型不純物層 1 4 3 ， 1 4 4 の形成位置 が決ま って し ま う ため、 正確に N型不純物層 1 4 0 に隣接 し て 容易 に P 型不純物層 1 4 3 ， 1 4 4 を形成す る こ と が困難で あ る 。
    [0118] リ ン を イ オ ン注入後、 膜厚約 0. 6 /z m の酸化膜 1 3 9 を形 成す る 。 熱酸化膜 1 3 9 は、 次の成長条件で形成 さ れ る 。 ガ ス 種に水素 （ H 2 ) と 酸素 （ 02 ) の混合ガ ス 、 ガ ス流量は混合 ガ ス を 1 2 £ / m i n 、 成長温度約 1 0 0 0 °C、 成長時間 2 時間 であ る 。 酸化胰 1 3 9 は こ の よ う な高温下で成長す る ェ ピ タ キ シ ャ ル層 1 3 1 中に存在す る不純物は拡散す る。 ま た、 形成さ れる酸化膜 1 3 9 は シ リ コ ン に酸素が添加 さ れて形成さ れて い る 。 こ の た め 、 ェ ピ タ キ シ ャ ル層 1 3 1 表面か ら約 0 . 2 / m 择度ま で酸化膜 1 3 9 が埋め込ま れて形成さ れる 。 こ の時、 酸 化部分に あ る 不純物は酸化膜 1 3 9·中 に取 り 込ま れる こ と に な こ の よ う に、 酸化膜 1 3 9 中 に ェ ピ タ キ シ ャ ル層 1 3 1 の不 純物が取 り 込ま れる た め、 不純物がェ ピ タ キ シ ャ ル層 1 3 1 表 面に存在 し て い る 、 N型不純物層 1 4 0 , 1 4 1 , 1 4 2 内 の不純物分布が所定の値にな ら な い。 こ の た め、 リ ン の イ オ ン 注入を加速電圧 1 O k e V で行な う こ と で、 酸化膜 1 3 9 を 形成す る と .、 酸化膜 1 3 9 中 に取 り 込ま れて し ま う 不純物の景 を少な く で き る 。 こ の た め、 所定の不純物濃度を持つ N型不純 物層 1 4 0 ， 1 4 1 ， 1 4 2 が形成で き る 。
    [0119] ま た 、 リ ン の イ オ ン 注入は高加速で あ る た め不純物 を注.入 し な い 領域 に 形成 し た レ ジ ス ト パ タ ー ン の膜厚 は 1. 0 m以上 必要で あ る 。
    [0120] さ ら に 、 こ こ で酸化膜 1 3 9 を 形成 す る 工程 と ァ ニ ー ル に よ っ て 、 高加速で注入 さ れた リ ン イ オ ン は活性化 し 、 拡散 し て N型不純物層 1 4 0 ， 1 4 0 , 1 4 2 を形成す る 。 こ の 時、 N 型不純物層 1 4 0 , 1 4 1 ， 1 4 2 表面か ら ヱ ピ タ キ シ ャ ル層 1 3 1 内部の N型不純物層 1 4 0 ， 1 1 , 1 4 2 の底部迄 の 深 さ は 約 5 mで あ る 。
    [0121] こ こ で 、 酸化膜 1 3 7 の成長条件は、 ガ ス種 に水素 （ H 2 ) と 酸素 （ 02 ) の混合 ガ ス 、 ガ ス流量は混合 ガ ス を 1 2 m i n 、 成長温度約 1 0 0 0 °C、 成長時間 2 時間で あ る 。
    [0122] ま た、窒化膜 1 3 8 の成長条件 は 、 ガ ス に シ ラ ン （ S i H 4 ) と ア ン モ ニ ア （ N H 3 ) と 窒素 （ N 2 ) の混合 ガ ス 、 成長温度 約 6 0 0 °C、 成長時間 4 0 分で あ る 。
    [0123] さ ら に 、 窒ィ匕膜 1 3 8 の ド ラ イ エ ッ チ ン グ は 、 フ レ オ ン ( C F 4 ) と 酸素 （ 02) の混合 ガ ス の プ ラ ズ マ に よ っ て行な つ た 。
    [0124] こ こ で用 い た酸化膜 1 3 7 は イ オ ン注入時の ェ ピ タ キ シ ャ ル 層 1 3 1表面を保護す る役割があ り 、 膜厚 0. 0 2 / m〜 0. 0 5 〃 m程度 あ れ ば よ い 。
    [0125] ポ ロ ン の イ オ ン 注入 を 行 な う 前 に 、 窒化膜 1 3 8 を 除去 す る 。 次 に 、 ェ ピ タ キ シ ャ ル層 1 3 1 全表面 に保護酸化膜 1 4 5 を膜厚約 0. 0 5 m で成長 さ せ る 。 こ の 後、 所定 の N型不純 物層 1 4 0 と 隣合わせ に N チ ャ ネ ル ト ラ ン ジ ス タ を形成す る P 型不純物層 1 4 3 , 1 4 4 を 、 セ ル フ ァ ラ イ メ ン ト で形成 す る 。 こ の よ う に P 型不純物層 1 4 3 , 1 4 4 は酸化膜 1 3 9 を マ ス ク に ボ ロ ン イ オ ン 注入 に よ っ て形成す る 。
    [0126] P型不純物層 1 4 3 ， 1 4 4 は ボ ロ ンを加速電圧 5 0 k e V、 注入量 8 〜 ： L 0 x l 0 12Zcrf でイ オ ン注入 し て形成す る 。 ポ ロ ン の イ オ ン注入条件を こ の よ う に設定 し た理由 と し て 、 N型不 純物層 1 4 0 の マ ス ク と な る 酸化膜 1 3 9 を ィ ォ ン が突 き 抜 け る こ と が な い よ う に す る た め と 、 ボ ロ ン の イ オ ン 注入 と ァ ニ 一 ル に よ っ て ェ ビ タ キ シ ャ ル層 1 3 1 表面か ら 、 で き る だ け深 さ 方向 に均一な '不純钕濃度分布を持つ P型不純物層 1 4 3 ， 1 4 4 を形成す る た め で あ る 。 す な わ ち高加速 に す る と 上述 し た よ う に ェ ピ タ キ シ ャ ル層 1 3 1 内部の深 い位置 に不純物濃度は分布 す る 。 ァ ニ ー ル後 も 、 P 型不純物層 1 4 3 , 1 4 4 の ェ ピ タ キ シ ャ ル層 1 3 1 表面 と 、 ェ ピ タ キ シ ャ ル層 1 3 1 内部 に 形成 さ れた P 型不純物層 1 4 3 , 1 4 4 の底部の不純物濃度が低 く な る 。 こ の た め 、 後の工程で P 型不純物層 1 4 3 ， 1 4 4 に形成 さ れ る 素子の特性劣化を引 き 起 こ す誘因 と な る 。
    [0127] 以上 の よ う に イ オ ン 注入後 、 ァ ニ ー ル す る こ と に よ っ て P 型 不純物層 1 4 3 ， 1 4 4 は ェ ピ タ キ シ ャ ル層 1 3 1 表面か ら 約 5 m の深 さ に ま で形成 さ れ る 。
    [0128] こ の よ う し て形成 さ れた N型ェ ピ タ キ シ ャ ル層 1 3' 1 内 の P 型不純物層 1 4 3 ， 1 4 4 は P 型 シ リ コ ン 基板 1 3 0 と 電気的 に分離 さ 林 て い る 。 ま た 、 P型不純物層 1 4 3 , 1 4 4 を N型不純物層 1 4 0 と セ ル フ ァ ラ イ メ ン ト で形成す る こ と で 、 精度 よ く P型不純物層 1 4 3 , 1 4 4 を形成で き る 。 さ ら に、 工程が複雑に な る こ と を避 け る こ と がで き る 。
    [0129] た だ し 、 こ こ で は N型 ェ ピ タ キ シ ャ ル層 1 3 1 に形成 さ れた N型不純物層 1 4 0 と P型不純物層 1 4 3 ， 1 4 4 と は 必ず し も 隣接 し て形成す る必要は な い。 すなわ ち、 N型不純物層 1 4 0 と P型不純物層 1 4 3 ， 1 4 4、 ま た は P型不純物層 1 4 3 と 1 4 4 の間 に 、 N型ェ ピ タ キ シ ャ ル層 1 3 1 の領域が形成 さ れ て い て も 、 最終的 に形成 さ れ る 素子の特性を劣化 さ せ る こ と は な い 。
    [0130] 次 に 、 酸化膜 1 3 9 お よ び酸化膜 1 4 5 を ゥ エ ツ ト エ ツ チ ン グ に よ っ て完全 に除去す る 。 こ の後保護酸化膜 1 4 6 を C V D で膜厚約 0. 0 5 mで成長 さ せ る 。 次 に 、 保護酸化膜 1 4 6 上 に 、 減圧 C V D で膜厚約 の 窒化膜 1 4 7 を 成長 さ せ る 。 こ の 後、 通常 の ホ ト リ ソ グ ラ フ ィ 一 と ド ラ イ エ ツ チ ン グを用 い て窒化膜 1 4 7 の所定領域 に レ ジ ス ト パ タ ー ン （図示 せず） の窓を 開 け る 。 こ の後、 ボ ロ ン 1 4 8 の イ オ ン注入を行 な う 。 次 に 、 レ ジ ス ト パ タ ー ン を 除去 し 、 再度 ホ ト リ ソ グ ラ フ ィ 一 に よ つ て P チ ャ ネ ル ト ラ ン ジ ス タ を形成す る N型不純物 層 1 4 0 , 1 4 1 ， 1 4 2 領域 に レ ジ ス ト パ タ ー ン （ 図示せ ず） を形成す る 。 こ の よ う な状態で、 再度 リ ン 1 4 9 の イ オ ン 注入 を 全表面 に行 な う 。 表面 に形成 し た レ ジ ス ト パ タ ー ン を、 そ の後除去す る （第 1 0 図（e) ) 。
    [0131] こ こ で 、 最初 の ボ ロ ン 1 3 8 の イ オ ン.注入 は 、 後 の工程 で形 成さ れ る L O C O S 酸化膜 （分離用酸化膜） を形成す る 領域下 に.形成されチ ャ ネ ルス ト ツ バの役割を果たす。 すなわち L O C O S 酸化膜は P型不純物層 1 3 4 , 1 3 5 , 1 3 6 ， 1 4 3 , 1 4 4 と N型不純物層 1 4 0 , 1 4 1 ， 1 4 2 お よ び P 型不純物層 1 3 4 , 1 3 6 , 1 4 3 ， 1 4 4 と ェ ピ タ キ シ ャ ル層 1 3 1 の 間に形成さ れ：、 そ れ ら の不純物層間で生 じ る電気的な リ ー ク を 防 ぐ 目 的で作 ら れる。
    [0132] ポ ロ ン の ィ オ ン注入条件は、 加速電圧 5 0 k e V， 注入量約 2 〜 3 X 1 0 1 3 / crf であ る。
    [0133] こ の後、 L O C O S 酸化膜 1 5 0 を膜厚約 0 . 7 m で形成 す る 。 次 に 、 E P R O M が形成 さ れ る P 型不純物層 1 3 4 に E P R O Mの書き込み特性を得る た め に ボ ロ ン 1 5 1 を イ オ ン 注入す る 。 さ ら に、 ェ ビ タ キ シ ャ ル層 1 3 1 全表面 に ボ ロ ン 1 5 2 の イ オ ン注入を行な う 。 次 に、 膜厚 0. 0 3 m の ゲ ー ト 酸化膜 1 5 3 を、 8 1¾ 01^が形成される ？型不純物層 1 3 4 表面に形成す る。 次に、 ゲー ト 酸化膜 1 5 3 上に膜厚約 0. 4 / mの ポ リ シ リ コ ン の ゲー ト 電極 1 5 4 を形成す る 。 ゲー ト 酸 化膜 1 5 3 と ゲー ト 電極 1 5 4 は通常の C V D法を用 い て形成 し 、 そ の後 ホ ト リ ソ グ ラ フ ィ 一 と ド ラ イ エ ッ チ ン グを用 い て ゲ - ト 酸化膜 1 5 3 及びゲー ト 電極 1 5 4 のパ タ ー ン形成を行な う 。 ゲー ト 電極 1 5 4 は リ ン ド ー プを行な い ボ リ シ リ コ ン の抵 抗を減少 さ せ て用 い て い る （第 1 0 図（f) ) 。
    [0134] 第 1 の ポ ロ ン 1 5 1 の注入は E P R O Mの チ ャ ネ ルを形成す る の に行な う 。 そ の イ オ ン注入条件は、 加速電圧 5 0 k e V , 注入量 1 X 1 0 12/ crf で あ る 。 E P R O M の チ ャ ネ ル部を形成 す る 場合、 不純物濃度が約 6 X 1 0 16ノ crf に な る 。
    [0135] こ こ で は、 前の工程で P 型不純物層 1 3 4 を形成す る ポ ロ ン の不純物濃度 と こ こ で イ オ ン 注入 し た ポ ロ ン 1 5 1 の不純物濃 度 さ ら に第 2 の ボ ロ ン 1 5 2 の イ オ ン注入で N チ ヤ ネ ノレ ト ラ ン ジ ス タ の チ ャ ネ ル を形成す る 。 こ の よ う に 3 回 の ボ ロ ン不純物 が E P R 0 M の形成領域 に注入 さ れ る 。
    [0136] ェ ピ タ キ シ ャ ル層 1 3 1 全表面 に ィ ォ ン 注入 さ れ た ポ ロ ン 1 5 2 は N チ ャ ネ ル ト ラ ン ジ ス 夕 の チ ヤ ネ ノレ部を形成 し N チ ヤ ネ ノレ ト ラ ン ジ ス タ の し き い値電圧を決定する。 こ の時、 E P R O M 回路部 の深 い P 型不純物層 1 3 5 に形成 さ れ る N型 ト ラ ン ジ ス 夕 の し き い値電圧 と 、 ア ナ ロ グ回路部の P 型不純物層 1 4 3 ， 1 4 4 に形成 さ れ る N型 ト ラ ン ジ ス タ の し き い値電圧 さ ら に は N型不純物層 1 3 5 , 1 4 0 に形成 さ れ る P 型 ト ラ ン ジ ス タ の し き い 値電圧 を、 ェ ピ タ キ シ ャ ル層 1 3 1 の全表面 に イ オ ン注 入 し た ボ ロ ン 1 5 2 が左右す る 。 こ の た め 、 ェ ピ タ キ シ ャ ル層 1 3 1 全表面の イ オ ン 注入 の 注入量は一定量 に し て お い て、 こ の ポ ロ ン 1 5 2 の イ オ ン 注入工程 ま で に 、 各 ト ラ ン ジ ス タ の し き い値 に対応 し た チ ャ ネ ル部 の不純物濃度を正確 に制御 し て お か な け ればな ら な い。
    [0137] 逆 に 、 ヱ ピ タ キ シ ャ ル層 1 3 1 全表面の イ オ ン 注入 の 注入量 を 一定量 に す る こ と で 、 素.子 を 安定的 に 形成 す る こ と が で き る 。 す な わ ち 、 も し各 ト ラ ン ジ ス タ の チ ヤ ネ ソレ部 の イ オ ン注入 量を ポ ロ ン 1 5 2 の イ オ ン 注入前に制御 し て い な け れ ば、 各 ト ラ ン ジ ス タ 毎 に ボ ロ ン 1 5 2 の イ オ ン注入で、 最適 な 注入量を 注入 し て不純物濃度を調整 し な け ればな ら な い。 こ の場合、 形 成 さ れ る ト ラ ン ジ ス タ の種類数分だ け の ホ ト リ ソ グ ラ フ ィ 一 ェ 程 と イ オ ン注入工程が必要 と な り 工程が複雑 に な る 。 さ ら に 、 各 ト ラ ン ジ ス タ を形成す る 上での信頼性が低 く な る 。 例 え ば、 ェ ピ タ キ シ ャ ル層 1 3 1 表面は L O C O S 酸化膜 1 5 0 を形成 し て い る た め 、 凹 凸 が で き て い る 。 こ の た め 、 ホ ト リ ソ グ ラ フ ィ ー を行 な う の に形成 さ れた レ ジ ス ト の厚 さ が場所に よ っ て 異な り 、 安定 し たパ タ ー ン形成が困難に な る 。 ま た、 ェ ピ タ キ シ ャ ル層 1 3 1 表面の形状が素子形成の信頼性 に大 き な影響を ·¾·え る 。
    [0138] 以上 の よ う な理由 か ら 、 ボ ロ ン 1 5 2 の イ オ ン 注入を一定条 件で行 な っ て、 所望の し き い値を も つ ト ラ ン ジ ス タ が得 ら れ る よ う し て い る 。
    [0139] す な わ ち ト ラ ン ジ ス 夕 の し き い値が 0. 7 V に な る よ う に 不 純物濃度を設定 し、 ヱ ピ タ キ シ ャ ル層 1 3 1表面の ポ ロ ン 1 5 2 の イ オ ン注入 を加速電圧 5 0 k e V , 注入量約 2. 2 ~ 2. 5 x 1 0 12 / cnf で行な う よ う に し て い る 。
    [0140] 上述の条件では、 E P R O M回路部の深い P型不純物層 1 3 6 に 形成 さ れ た N チ ャ ネ ル ト ラ ン ジ ス タ で は 、 し き い 値電圧 を 0 , 7 V に す る た め に は P型不純物層 1 3 6 を加速電圧 5 0 k e V , 注入量約 2 〜 3 x l 0 13Zcnf で イ オ ン注入を行な う こ と が必要で あ る 。
    [0141] ま た 、 ア ナ ロ グ回路部の P型不純物層 1 4 3 , 1 4 4 に形成 さ れた N チ ャ ネ ル ト ラ ン ジ ス タ で は 、 し き い値電圧 を 0 . 7 V に す る た め に は P 型不純物層 1 4 3 , 1 4 4 を 加速電圧 5 0 k e V , 注入量約 〜 1 0 x 1 0 12Ζα#で ィ ォ ン 注入を 行な う こ と が必要で あ る 。
    [0142] さ ら に 、 N型不純物層 1 4 0 , 1 4 1 , 1 4 2 に形成 さ れた P チ ャ ネ ル ト ラ ン ジ ス タ で は 、 し き い 値電圧 を 0. 7 V に す る た め に、 N型不純物層 1 4 0， 1 4 1， 1 4 2 を加速電圧 1 0 0 k e V , 注入量約 8 x 1 0 1 2 // 0？ で リ ン を イ オ ン 注入 し て形成 す る こ と が必要で あ る 。
    [0143] こ の 後 、 N チ ャ ネ ル ト ラ ン ジ ス タ と P チ ヤ ネ ソレ ト ラ ン ジ ス タ の ゲー ト 酸化膜及びゲ— ト 電極を所定位置に形成す る。 E P R O M は P 型不純物層 1 3 5 表面側 か ら 、 膜厚約 0. 0 3 β m の ゲ ー 卜 酸化膜 1 5 3 を形成す る 。 こ の後、 電荷蓄積用 の フ ロ ー テ ィ ン グ ゲ一 ト 電極 1 5 4 を膜厚約 0. 3 mの ポ リ シ リ コ ン で 形 成す る 。 さ ら に、 ポ リ シ リ コ ン を熱酸化 し て電荷保持用 の絶縁 膜で あ る 膜厚約 0. 0 4 /i mの シ リ コ ン酸化膜 1 5 5 を形成 し 、 最上層 に E P R O Mを ト ラ ン ジ ス タ と し て制御す る ゲー ト 電極 1 5 6 を膜厚約 0. 4 mの ポ リ シ リ コ ン で形成す る 。 各 ポ リ シ リ コ ン は リ ン ド ー ブ に よ っ て抵抗を下 げて い る 。
    [0144] ま た 、 N チ ャ ネ ル ト ラ ン ジ ス タ は 、 P 型不純物層 1 3 6 ， 1 4 3 , 1 4 4表面か ら 、 P チ ャ ネ ル ト ラ ン ジ ス タ は 、 N型不 純物層 1 4 0 ， 1 4 1 , 1 4 2表面か ら 同時に膜厚約 0. 0 2 5 〃 mの ゲ ー ト 酸化膜 1 5 7 を形成す る 。 続 い て、 膜厚約 0. 4 a m の ザ一 ト 電極 1 5 8 を ポ リ シ リ コ ン に よ っ て形成す る 。 ポ リ シ リ コ ン は E P R 0 M と 同様 に リ ン ド ー プ に よ り 抵抗 を下 げ て い る 。
    [0145] 各 ト ラ ン ジ ス タ の ゲ ー ト 電極 1 5 4 , 1 5 6 ， 1 5 8 を形成 し た 後 、 ホ 卜 リ ソ グ ラ フ ィ 一 で 所定 の 領域 に レ ジ ス ト ノ タ ー ン を形成 し、 レ ジ ス 。 タ ー ン を マ ス ク に ガ ス プ ラ ズ マ に よ る ド ラ イ エ ッ チ ン グを行な う 。 こ れ に よ つ て、 レ ジ ス 。 タ ー ン以 外の領域の ポ リ シ リ コ ン は垂直に近い側壁を持 っ た形状 に ェ ッ チ ン グ さ れる 。 こ の後、 ソ ー ス 1 5 9 ， ド レ イ ン 1 6 0 をィ ォ ン 注入 に よ っ て形成 し て E P R O M , N チ ャ ネ ル ト ラ ン ジ ス 夕 ， P チ ャ ネ ル ト ラ ン ジ ス タ を形成す る （第 1 0 図（g) ) 。
    [0146] ポ リ シ リ コ ン の抵抗を下げる方法に は、 2 通 り あ る 。 第 1 の 方法は、 C V D を用 いて不純物を含ま な い ポ リ シ リ コ ン を形成 し た後、 不純物をィ ォ ン注入 し て ポ リ シ リ コ ン中へ導入す る 。 こ の後、 熱処理を行な っ てポ リ シ リ コ ン内 に均一に、 不純物を 拡散さ せ る 。
    [0147] 第 2 の方法は、 ポ リ シ リ コ ン を形成す る と き に、 同時に不純 物を添加す る 方法であ る。 通常 シ ラ ン系ガ ス を熱分解さ せて ボ リ シ リ コ ン を形成す る 。 こ の時、 反応ガ ス と し て 、 シ ラ ン と シ ボ ラ ン 、 シ ラ ン と ア ル シ ン ゃ シ ラ ン と フ ォ ス フ ィ ン等の不純物 を含む ガ ス を同時に供給 して、 熱分解す る こ と で不純物を均一 に含む ポ リ シ リ コ ン を形成で き る 。
    [0148] ソ ー ス 1 5 9 と ド レ イ ン 1 6 0 の形成は、 E P R O Mを形成 す る深い P型不純物層 1 3 5 や N チ ャ ネ ル ト ラ ン ジ ス タ を形成 す る P 型不純物層 1 3 6 に は、 リ ン や砒素等の N型不純物層を 形成す る元素をイ オ ン注入す る 。 P チ ャ ネ ル ト ラ ン ジ ス タ の ソ — ス 1 5 9 と ド レ イ ン 1 6 0 の形成では、 N型不純物層 1 0 6 1 0 8 , 1 1 0 , 1 1 1 に、 ボ ロ ン等の P型不純物層を形成す る 元素を ィ ォ ン注入す る 。
    [0149] こ こ で 、 E P R O M の電源電圧を 5 V、 書き込み雷圧を • 1 2. 5 V と す る と 、 E P R O M回路で 5 V が印加 さ れ る 駆動 回路 の P チ ャ ネ ル ト ラ ン ジ ス タ は N型不純物層 1 4 2 に形成 さ れ、 ま た 、 1 2. 5 V が印加 さ れ る 駆動回路 の P チ ャ ネ ル ト ラ ン ジ ス タ は N型不純物層 1 4 2 に形成 さ れて い る 。 こ の 時、 N 5 型不純物層 1 4 1 ， 1 4 2 に 印加 さ れ る電圧 は、 5 と 1 2. 5 V と 別電位に な っ て い る。 し か し、 N型不純物層 1 4 1 , 1 4 2 の回 り を深 い P 型不純物層 1 3 4 ， 1 3 5 ， 1 3 6 に よ っ て 囲 ま れて い る た め、 N型不純物層 1 4 1 , 1 4 2 が、 個 々 に電気 的に分離さ れている。 こ のよ う に して E P R O Mを含む E P R O M 10 回路は実質的 に P 型 シ リ コ ン基板上 に形成 さ れた 場合 と 等価な も の と な る 。
    [0150] 次 に ア ナ ロ グ回路を含むマ イ コ ン 回路で は、 5 V が印加 さ れ る 駆動回路の P チ ャ ネ ル ト ラ ン ジ ス タ は N型不純物層 1 4 3 , 1 4 4 に形成 さ れ る 。 こ の時、 N型ェ ピ タ キ シ ャ ル層 1 3 0 の
    [0151] 15 電位 も 5 V に 弓 I き 上 げ ら れ る 。 E P R O M回路で の N チ ャ ネ ル ト ラ ン ジ ス タ は 、 深 い P 型不純物層 1 3 5 に形成 さ れ る 。 こ の P 型不純物層 1 3 5 は接地電位 に固定 さ れ る 。 一方、 ア ナ ロ グ 回路での N チ ャ ネ ル ト ラ ン ジ ス タ は P型不純物層 1 4 3 ， 1 4 4 一一 に形成 さ れ る が、 こ の N チ ャ ネ ル ト ラ ン ジ ス タ の ソ ー ス の ソ ー
    [0152] 20 ス 電位 と 深 い P型不純物層 1 3 4， 1 3 5 , 1 3 6 の電位 と を 共有 さ せ る こ と で、 正常な ア ナ ロ グ動作がで き る 。
    [0153] こ の よ う に N型 ェ ピ タ キ シ ャ ル層 1 3 1 上 に N 型不純物層 1 4 0 と P型不純物層 1 4 3， 1 4 4を形成 し、 その上に C M O S マ イ コ ン 回路を形成す る こ と で、 実質的 に N型 シ リ コ ン基板上
    [0154] 25 に形成 し た場合 と 等価 に な る 。 そ し て、 各 々 の P 型不純物層 は F 型 シ コ ン基板 と 電気的 に分離 さ れて お り 、 各 々 の P 型不純 物層 の電位を 自 由 に制御で き る 。
    [0155] 産業上の利用 笥能性
    [0156] 以上の よ う に本発明 は 、 シ リ コ ン基板 に達す る 深い不純物層 と 、 そ の不純物層に よ っ て囲 ま れた ェ ピ タ キ シ ャ ル層領域上 に 形成 さ れ る C M O S 回路や機能素子は、 実質的 に ヱ ピ タ キ シ ャ ル層の な い シ リ コ ン基板上に形成 さ れ る も の と 等価 に な る 。
    [0157] ま た、 シ リ コ ン基板 に達 し な い不純物層 と ェ ピ タ キ シ ャ ル層 領域上 に形成き れ る C M O S 回路や機能素子は シ リ コ ン基板 と 電気的 に独立 さ せ る こ と で、 実質的 に ェ ピ タ キ シ ャ ル層 を基板 と し た場合 と 等価 に な る 。
    [0158] 以上の よ う に、 シ リ コ ン基板 と 逆導電型の ェ ピ タ キ シ ャ ル層 を用 い る こ と で、 そ れぞれ複数の機能素子を 同時 に形成す る こ と がで き る 。
    [0159] シ リ コ ン基板 に達す る 深い不純物層 に形成 さ れた ト ラ ン ジ ス 夕 の 電位を 不純物層 を通 し て シ リ コ ン 基板 と 導通 し て い る た め、 シ リ .コ ン基板 に達 し な い不純物層 に形成 さ れた C M 0 S マ ィ コ ン 回路 の 電圧 は 'ン. リ コ ン 基板 と 電気的 に 独立 に 制御 で き る 。 こ のた め 、 素子配置の 自 由度が高 く な り 集積度を上 げ る こ と がで き る 。
    [0160] ま た 、 形成 し た E P R O M の書 き 込み不良の発生を防止 し 、 Ύ-ナ 。 グ回路の パ ク ク バイ ァ ス に よ る 特性劣ィ匕を防 ぐ こ と がで き る 。 .；
    权利要求:
    Claims• 請 求 の S 囲
    1 . 一導電型 の半導体基板 と 、 前記半導体基板上に形成 さ れた 前記半導体基板 と 逆導電型の ：！： ピ タ キ シ ャ ル層 と 、 前記ェ ピ 夕 キ シ ャ ル層に前記半導体基板に到達す る 第 1 の不純物 5 層 と 、 前記第 1 の不純物層で囲ま れた前記第 1 の不純物層 と 逆導電型の第 2 の不純物層 と 、 前記第 1 の不純物層 と 離 'れて形成 さ れた第 3 の不純物層を備え た こ と を特徴 と す る 半導体装置。
    2 . 特許請求の範囲第 1 項に お い て、 前記第 2 の不純物層 と 前0 記第 3 の不純物'層の深さ が前記ヱ ピ 夕 キ シ ャ ル層の膜厚よ り 浅い こ と を特徴 と す る半導体装置。
    3 . 特許請求の範囲第 2 項に おいて、 前記第 1 の不純物層 と 前 記第 2 の不純物層に形成 さ れた素子に印加 さ れる電圧が、 各々 独立 に制御さ れる こ と を特徵 と す る半導体装置。
    4 . 特許請求の範囲第 2 項に お い て、 前記第 3 の不純物層が少 な く と も 1 つ以上の P 型不純物層 と 1 つ以上の N型不純物 層で構成 さ れて い る こ と を特徵 と す る 半導体装置。
    5 . 特許請求の範囲第 4 項に おいて、 前記第 3 の不純物層に形 成 さ れた素子に印加さ れる電圧が、 各々 独立に制御 さ れ る0 こ と を特徵 と す る半導体装置。
    6 . 特許請求 の範囲第 3 項 に お い て 、 前 E第 1 の不純物層 に E P R O M , ス タ テ ィ ッ ク R A M , ダ ィ ナ ミ ッ ク R A M の 内 の 1 つ の素子が形成さ れて い る こ と を特徴 と す る 半導体 7 - 一導電型の半導体基板上に、 前記半導体基板 と 逆導電型の ' '》
    WO 90/13145 PCT/JP90/00523 一 38 -
    • ェ ピ タ キ シ ャ ル層を形成す る工程 と 、 前記ェ ピ タ キ シ ャ ル 層上に絶緣膜を形成す る 工程 と 、 前記絶縁膜の所定領域を 所定の膜厚 に す る 工程 と 、 前記所定領域の前記 ピ タ キ シ ャ ル層中に、 前記半導体基板に達す る深 さ の前記半導体 基板 と 同導電型の第 1 の不純物層を形成す る 工程を備え、 前記第 1 0'不純物層内に前記第 1 の不純物層 と 逆導電型の 第 2 の不純物層が少な く と も存在 して い る こ と を特徵 と す る半導体装置の製造方法。
    8 . 一導電型の半導体基板上に、 前記半導体基板 と 逆導電型の ェ ピ タ キ シ ャ ル層を形成す る工程と 、 前記ェ ピ タ キ シ ャ ル 層上に絶縁膜を形成す る 工程 と 、 前記絶縁膜を前記ェ ピ タ , キ シ ャ ル層の第 1 の所定領域を囲む第 2 の所定領域を所定 の膜厚にす る工程 と 、 前記第 2 の所定領域の前記ヱ ピ タ キ シ ャ ル層中に、 前記半導体基板に達す る深さ に前記半導体 ^ 基板 と 同導電型の第 1 の不純物層を形成す る工程 と 、 前記 第 1 の不純物層以外の第 3 の所定領域に第 1 のィ ォ ン を注 入 して第 2 の不純物層を形成す る工程 と 、 前記第 3 の所定 A 領域に少な く と も厚い絶縁膜を形成す る工程 と 、 前記第 3 の所定領域以外の第 4 の所定領域に第 2 の ィ ォ ン を注入 し て第 3 の不純物層を形成す る工程を備えた こ と を特徵 と す
    , る 半導体装置の製造方法。
    9 . 特許請求の範囲第， 7 項 と 第 8 項に おい て、 前記第 2 の不純 物層 と前記第 3 の不純物層の深 さ は、 前記ェ ピ タ キ シ ャ ル 層 の膜厚 よ り 浅い こ と を特徵 と す る 半導体装置 の製造方 法。 特許請求の範囲第 8 項に おいて、 前記第 3 の不純物層がセ ル フ ァ ラ イ メ ン 卜 で形成 さ れて い る こ と を特徵 と す る半導 体装置の製造方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8093681B2|2012-01-10|Semiconductor integrated circuit device and process for manufacturing the same
    JP4942009B2|2012-05-30|半導体装置
    US6703659B2|2004-03-09|Low voltage programmable and erasable flash EEPROM
    EP0658938B1|2001-08-08|An integrated circuit comprising an EEPROM cell and a MOS transistor
    US4391650A|1983-07-05|Method for fabricating improved complementary metal oxide semiconductor devices
    US4534824A|1985-08-13|Process for forming isolation slots having immunity to surface inversion
    TW550816B|2003-09-01|Semiconductor device and manufacturing method thereof
    JP3310336B2|2002-08-05|サイリスタ回路
    EP0387999B1|1998-11-04|Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip
    US7560329B2|2009-07-14|Semiconductor device and method for fabricating the same
    US4819052A|1989-04-04|Merged bipolar/CMOS technology using electrically active trench
    US5407852A|1995-04-18|Method of making NOR-type ROM with LDD cells
    US4578128A|1986-03-25|Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
    US5141882A|1992-08-25|Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
    DE69728259T2|2004-08-26|Siliciumkarbid-cmos und herstellungsverfahren
    JP4225728B2|2009-02-18|不揮発性半導体記憶装置の製造方法
    US6465842B2|2002-10-15|MIS semiconductor device and method of fabricating the same
    US5455190A|1995-10-03|Method of making a vertical channel device using buried source techniques
    US6410387B1|2002-06-25|Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
    CA1228178A|1987-10-13|Cmos integrated circuit technology
    KR100458410B1|2004-11-26|반도체 장치의 제조 방법
    US6172401B1|2001-01-09|Transistor device configurations for high voltage applications and improved device performance
    US5763921A|1998-06-09|Semiconductor device including retrograde well structure with suppressed substrate bias effects
    CA1267444A|1990-04-03|Bicmos process having narrow bipolar emitter andimplanted aluminum isolation
    US6482698B2|2002-11-19|Method of manufacturing an electrically programmable, non-volatile memory and high-performance logic circuitry in the same semiconductor chip
    同族专利:
    公开号 | 公开日
    JPH0368165A|1991-03-25|
    EP0422250A4|1993-01-27|
    EP0422250B1|1997-01-22|
    DE69029779D1|1997-03-06|
    EP0422250A1|1991-04-17|
    DE69029779T2|1997-09-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-11-01| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1990-11-01| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE |
    1990-12-21| WWE| Wipo information: entry into national phase|Ref document number: 1990906345 Country of ref document: EP |
    1991-04-17| WWP| Wipo information: published in national office|Ref document number: 1990906345 Country of ref document: EP |
    1997-01-22| WWG| Wipo information: grant in national office|Ref document number: 1990906345 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1/104957||1989-04-25||
    JP10495789||1989-04-25||DE1990629779| DE69029779T2|1989-04-25|1990-04-23|Halbleiteranordnung und verfahren zur herstellung derselben|
    EP19900906345| EP0422250B1|1989-04-25|1990-04-23|Semiconductor device and method of producing the same|
    [返回顶部]